據(jù)國(guó)家知識(shí)產(chǎn)權(quán)局公告，北京大學(xué)申請(qǐng)一項(xiàng)名為“一種半導(dǎo)體器件結(jié)構(gòu)及其制備方法和應(yīng)用“，公開號(hào)CN117293183A，申請(qǐng)日期為2023年9月。

專利摘要顯示，本發(fā)明公開了一種半導(dǎo)體結(jié)構(gòu)及其制備方法和應(yīng)用，屬于半導(dǎo)體技術(shù)領(lǐng)域。本發(fā)明提出的半導(dǎo)體器件結(jié)構(gòu)中，互補(bǔ)溝道層材料為氧化物半導(dǎo)體材料，具有寬禁帶的特點(diǎn)，可以獲得較低的器件關(guān)態(tài)電流，且利用溝道層材料為輕摻雜或者無(wú)摻雜的半導(dǎo)體襯底材料，與摻雜類型相反的源區(qū)和漏區(qū)一起組成了具體低泄漏電流特性的反偏PIN結(jié)。此外，由于漏區(qū)與底層?xùn)艑?dǎo)電層之間存在著一定大小的橫向間距，使得靠近漏區(qū)的溝道層表面不受柵控，可以進(jìn)一步降低器件的關(guān)態(tài)電流。因此，本發(fā)明提出的半導(dǎo)體器件結(jié)構(gòu)，關(guān)態(tài)電流明顯低于相同尺寸、相同半導(dǎo)體襯底材料的CMOS器件。

（來(lái)源：金融界）